东芝船舶测试新型高效SiC MOSFET样品

东芝电子元件及存储装置株式会社开始对一款新型碳化硅功率晶体管进行工程样品出货，该晶体管针对高功率人工智能计算环境进行了优化。

高密度人工智能计算基础设施的部署需要先进的电力架构来管理加速增长的能源消耗。为了满足高功率硬件和 800V 高压直流输电分配架构的性能参数，工业电力转换网络需要具备更低发热量和最佳开关特性的半导体器件。用于 TW007D120E 碳化硅功率晶体管的样品出货旨在满足企业数据中心、光伏逆变器、不间断电源拓扑、电动汽车充电基础设施、储能系统以及工业电机驱动器的这些性能基准。

导通与开关性能的优化
工程数据证实，这款 1200V 碳化硅金属氧化物半导体场效应晶体管通过专有的沟槽栅极架构最小化了电阻。该物理设计将栅极电极直接集成到半导体衬底内的微沟槽中，从而提高了单位面积的沟道密度。因此，该器件在 15V 的栅源电压和 25 摄氏度的结温下，表现出 7.0 毫欧的漏源导通电阻。与早期的第三代平面结构（特别是 TW015Z120C 型号）相比，该设计将单位面积的特定导通电阻降低了大约 58%。

热管理与封装特性
该设计缓解了导通损耗与开关动力学之间的传统运行折衷。结构品质因数（定义为漏源导通电阻与栅漏电荷的乘积）表明，相较于早期的平面元件，其降低了 52%。这种优化在 800V 的漏源电压下实现了 317 纳库的总栅极电荷和 33 纳库的栅漏电荷。更低的内部电容值（包括 13972 皮法的输入电容）减少了快速转换期间的能量耗散，这直接降低了连续开关应用中的产热量。

为了在重载下管理散热，该元件采用了专为顶面冷却设计的 QDPAK 表面贴装封装。这种结构化封装允许与上方散热片直接进行热耦合，从而防止在印刷电路板衬底内产生热堆积。其电气配置可在 25 摄氏度的壳温下处理 172 安培的绝对最大连续漏极电流，满足了紧凑型电力转换模块的电流密度需求。

项目资助与生产时间表
该半导体器件的开发是结合 JPNP21029 项目完成的，该工业项目获得了新能源产业技术综合开发机构的资助。生产时间表确定，工业规模化和量产工艺计划在 2026 财年期间开始。该沟槽栅极平台的未来迭代计划扩展到汽车动力总成系统和高容量工业设备中，通过提高电能效率来减少二氧化碳排放。

补充背景：技术规格与竞争基准测试
这款 1200V 沟槽栅极碳化硅晶体管的性能反映了工业向沟槽架构转变的更广泛趋势，该架构克服了传统平面场效应晶体管的元胞节距限制。在 1200V 功率半导体领域，可比的沟槽栅极碳化硅技术包括来自英飞凌科技（Infineon Technologies）的 CoolSiC 系列以及罗姆半导体（Rohm Semiconductor）的第三代和第四代碳化硅配置。

技术对比表明，虽然早期的平面器件表现出较高的单位面积特定导通电阻，但现代的沟槽几何结构通过沿碳化硅衬底有利晶面排列导通沟道，实现了相同或更低的内部电阻。7.0 毫欧标称内阻的基准参数使该器件处于离散表面贴装功率器件的顶尖性能梯队，与替代工业模块的低导通损耗相匹配。此外，像 QDPAK 这样的顶面冷却封装直接与 TOLT 等专用封装竞争，两者均旨在将热路径与电路板隔离，从而与标准的背面冷却 D2PAK 格式相比，扩大了安全工作区并提升了功率密度极限。

由 Evgeny Churilov，Induportals Media 编辑 - 由 AI 改编。

www.toshiba.com.cn